Na výročním technologickém sympoziu společnosti TSMC tchajwanský výrobce polovodičů podrobně popsal vlastnosti svého budoucího 3nm procesního uzlu a zároveň představil plán pro 5nm nástupce v podobě procesních uzlů N5P a N4.
Začínáme s nadcházejícím procesním uzlem N5 společnosti TSMC, který představuje 2. generaci procesního uzlu s hlubokým ultrafialovým (DUV) a extrémním ultrafialovým (EUV) zářením po zřídka používaném uzlu N7+ (používá jej například SoC Kirin 990). TSMC již několik měsíců masově vyrábí, neboť v tuto chvíli očekáváme dodávky křemíku zákazníkům s tím, že spotřebitelské produkty budou dodány ještě letos – pravděpodobnými prvními kandidáty na tento uzel jsou SoC nové generace společnosti Apple.
TSMC upřesňuje, že N5 v současné době postupuje s hustotou defektů o čtvrtinu před N7, přičemž nový uzel má v době masové výroby lepší výtěžnost než oba jeho předchůdci hlavní uzly N7 a N10, přičemž předpokládaná hustota defektů se má nadále zlepšovat po historických trendech posledních dvou generací.
Slévárna připravuje nový uzel N5P, který vychází ze současného procesu N5, jenž rozšiřuje jeho výkonnost a energetickou účinnost s 5% nárůstem rychlosti a 10% snížením spotřeby.
Kromě uzlu N5P společnost TSMC uvádí také uzel N4, který představuje další vývoj oproti procesu N5 a využívá další vrstvy EUV pro snížení masek, přičemž návrháři čipů potřebují minimální migrační práce. Ve 4. čtvrtletí roku 21 se dočkáme zahájení rizikové výroby uzlu N4, která bude zahájena později v roce 2022.
Největší novinkou dnešního dne bylo zveřejnění informací společnosti TSMC o jejich dalším velkém skoku za generační rodinu procesních uzlů N5, kterým je 3nm uzel N3. Slyšeli jsme, že společnost TSMC pracovala na definici tohoto uzlu již v loňském roce, přičemž pokrok se dařil.
Na rozdíl od 3nm procesního uzlu společnosti Samsung, který využívá tranzistorové struktury GAA (Gate-all-around), společnost TSMC místo toho zůstane u tranzistorů FinFET a bude se spoléhat na „inovativní funkce“, které jí umožní dosáhnout škálování v celém uzlu, jež slibuje N3.
| Inzerovaná zlepšení PPA nových procesních technologií Údaje oznámené během konferenčních hovorů, akcí, tiskových briefingů a tiskových zpráv |
||||||||
| TSMC | ||||||||
| N7 vs 16FF+ |
N7 vs N10 |
N7P vs N7 |
N7+ vs N7 |
N5 vs N7 |
N5P vs N5 |
N3 vs N5 |
||
| Power | -60% | <-40% | -10% | -15% | -30% | -10% | -25-30% | |
| Výkon | +30% | ? | +7% | +10% | +15% | +5% | +10-15% | |
| Logická plocha Redukce % (hustota) |
70% | >37% | – | ~17% | 0.55x -45% (1,8x) |
– | 0,58x -42% (1.7x) |
|
| Objem Výroba |
Q2 2019 | Q2 2020 | 2021 | H2 2022 | ||||
V porovnání s jeho uzlem N5, N3 slibuje zvýšení výkonu o 10-15 % při stejné úrovni spotřeby nebo snížení spotřeby o 25-30 % při stejné rychlosti tranzistorů. Kromě toho TSMC slibuje zlepšení hustoty logické plochy 1,7x, což znamená, že se dočkáme 0,58x škálovacího faktoru mezi logikou N5 a N3. Toto agresivní zmenšení se přímo nepromítne do všech struktur, protože hustota paměti SRAM je prozrazena s tím, že dostane pouze 20% zlepšení, což by znamenalo 0,8x škálovací faktor, a analogové struktury škálují ještě hůře s 1,1x hustotou.
Moderní návrhy čipů jsou velmi náročné na SRAM s pravidlem poměru 70/30 SRAM ku logice, takže na úrovni čipu by očekávané zmenšení die bylo pouze ~26 % nebo méně.
N3 má vstoupit do rizikové výroby v roce 2021 a do sériové výroby ve 2H22. Zveřejněné procesní charakteristiky společnosti TSMC u N3 by se z hlediska spotřeby a výkonu blížily zveřejněným charakteristikám společnosti Samsung u 3GAE, ale výrazněji by vedly z hlediska hustoty.
Včas zveřejníme podrobnější obsah z technologického sympozia společnosti TSMC, takže zůstaňte naladěni na další informace a aktualizace.
Související čtení:
- TSMC: Procesní technologie N7+ EUV ve velkém objemu, 6nm (N6) již brzy
- TSMC oznamuje výkonnostně vylepšené 7nm & 5nm procesní technologie
- TSMC: Většina 7nm klientů přejde na 6nm
- TSMC odhaluje 6nm procesní technologii: 7 nm s vyšší hustotou tranzistorů
- TSMC 5nm EUV dělá pokroky:
- TSMC: 7nm má nyní největší podíl na příjmech
- TSMC: První 7nm EUV čipy jsou hotové, 5nm riziková výroba ve 2. čtvrtletí 2019
- TSMC upřesňuje 5nm procesní tech: Agresivní škálování, ale malý nárůst výkonu a spotřeby