En el Simposio de Tecnología anual de TSMC, el fabricante taiwanés de semiconductores detalló las características de su futuro nodo de proceso de 3nm, además de establecer una hoja de ruta para los sucesores de 5nm en forma de nodos de proceso N5P y N4.
Empezando por el próximo nodo de proceso N5 de TSMC, que representa su nodo de proceso ultravioleta profundo (DUV) y ultravioleta extremo (EUV) de segunda generación, después del nodo N7+, poco utilizado (utilizado por el SoC Kirin 990, por ejemplo). TSMC ha estado en producción masiva desde hace varios meses, ya que se espera que el silicio se envíe a los clientes en este momento con los productos de consumo que se envían este año – los SoC de próxima generación de Apple son los probables primeros candidatos para el nodo.
TSMC detalla que N5 actualmente está progresando con densidades de defectos una cuarta parte por delante de N7, con el nuevo nodo que tiene mejores rendimientos en el momento de la producción en masa que sus dos principales nodos predecesores N7 y N10, con una densidad de defectos proyectada que se supone que seguirá mejorando más allá de las tendencias históricas de las dos últimas generaciones.
La fundición está preparando un nuevo nodo N5P que se basa en el actual proceso N5 y que amplía su rendimiento y eficiencia energética con una ganancia de velocidad del 5% y una reducción de potencia del 10%.
Además del N5P, TSMC también está introduciendo el nodo N4 que representa una evolución más del proceso N5, empleando más capas EUV para reducir las máscaras, con un trabajo de migración mínimo requerido por los diseñadores de chips. Veremos el inicio de la producción de riesgo de N4 en el 4Q21 para la producción en volumen más adelante en 2022.
La mayor noticia de hoy fue la revelación de TSMC sobre su próximo gran salto más allá de la familia de generación de nodos de proceso N5, que es el nodo N3 de 3nm. Hemos oído que TSMC había estado trabajando en la definición del nodo desde el año pasado y que los progresos iban bien.
Al contrario que el nodo de proceso de 3nm de Samsung, que hace uso de estructuras de transistores GAA (Gate-all-around), TSMC se ceñirá a los transistores FinFET y se basará en «características innovadoras» para poder lograr el escalado de nodo completo que promete traer N3.
| Mejoras anunciadas del CCE de las nuevas tecnologías de proceso Datos anunciados durante conferencias telefónicas, eventos, sesiones informativas y comunicados de prensa |
||||||||
| TSMC | ||||||||
| N7 vs 16FF+ |
N7 vs N10 |
N7P vs N7 |
N7+ vs N7 |
N5 vs N7 |
N5P vs N5 |
N3 vs N5 |
||
| Power | -60% | <-40% | -10% | -15% | -30% | -10% | -25-30% | |
| Rendimiento | +30% | ? | +7% | +10% | +15% | +5% | +10-15% | |
| Área lógica Reducción % (Densidad) |
70% | >37% | – | ~17% | 0.55x -45% (1,8x) |
– | 0,58x -42% (1.7x) |
|
| Volumen Fabricación |
T2 2019 | Q2 2020 | 2021 | H2 2022 | ||||
En comparación con su nodo N5, N3 promete mejorar el rendimiento en un 10-15% con los mismos niveles de potencia, o reducir la potencia en un 25-30% con las mismas velocidades de los transistores. Además, TSMC promete una mejora de la densidad del área lógica de 1,7 veces, lo que significa que veremos un factor de escalado de 0,58 veces entre la lógica de N5 y N3. Este agresivo encogimiento no se traslada directamente a todas las estructuras, ya que se revela que la densidad de la SRAM sólo obtendrá una mejora del 20%, lo que significaría un factor de escalado de 0,8x, y las estructuras analógicas escalan aún peor, con una densidad de 1,1x.
Los diseños de chips modernos tienen un gran peso de la SRAM, con una proporción de 70/30 entre la SRAM y la lógica, por lo que, a nivel de chip, la reducción esperada de la matriz sólo sería de un 26% o menos.
Se prevé que la N3 entre en producción de riesgo en 2021 y en producción de volumen en el segundo semestre de 2012. Las características de proceso reveladas por TSMC sobre N3 seguirían de cerca las revelaciones de Samsung sobre 3GAE en términos de potencia y rendimiento, pero llevarían una ventaja más considerable en términos de densidad.
Publicaremos más contenido detallado del Simposio de Tecnología de TSMC a su debido tiempo, así que permanezca atento para obtener más información y actualizaciones.
Las lecturas relacionadas:
- TSMC: Tecnología de proceso N7+ EUV en alto volumen, 6nm (N6) próximamente
- TSMC anuncia tecnologías de proceso de 7nm & 5nm de mayor rendimiento
- TSMC: La mayoría de los clientes de 7nm harán la transición a 6nm
- TSMC revela la tecnología de proceso de 6nm: 7nm con mayor densidad de transistores
- TSMC’s 5nm EUV Making Progress: PDK, DRM, herramientas EDA, IP de terceros lista
- TSMC: los 7nm son ahora la mayor parte de los ingresos
- TSMC: los primeros chips EUV de 7nm se han grabado, la producción de riesgo de 5nm en el segundo trimestre de 2019
- TSMC detalla la tecnología de proceso de 5nm: Escalado agresivo, pero ganancias de potencia y rendimiento escasas