Lors du symposium technologique annuel de TSMC, le fabricant taïwanais de semi-conducteurs a détaillé les caractéristiques de son futur nœud de processus 3nm, ainsi que l’établissement d’une feuille de route pour les successeurs 5nm sous la forme des nœuds de processus N5P et N4.
Débutons avec le prochain nœud de processus N5 de TSMC qui représente sa 2e génération de nœud de processus deep-ultraviolet (DUV) et extreme-ultraviolet (EUV) après le nœud N7+ rarement utilisé (Utilisé par le SoC Kirin 990 par exemple). TSMC est en production de masse depuis plusieurs mois maintenant, car nous nous attendons à ce que le silicium soit expédié aux clients en ce moment avec des produits de consommation expédiés cette année – les SoC de prochaine génération d’Apple étant les premiers candidats probables pour le nœud.
TSMC détaille que N5 progresse actuellement avec des densités de défauts un quart en avance sur N7, le nouveau nœud ayant de meilleurs rendements au moment de la production de masse que les deux nœuds majeurs qui les ont précédés, N7 et N10, avec une densité de défauts projetée qui est censée continuer à s’améliorer au-delà des tendances historiques des deux dernières générations.
Le fondeur prépare un nouveau nœud N5P qui est basé sur le processus N5 actuel qui étend ses performances et son efficacité énergétique avec un gain de vitesse de 5% et une réduction de puissance de 10%.
Au delà du N5P, TSMC introduit également le nœud N4 qui représente une évolution supplémentaire du processus N5, employant des couches EUV supplémentaires pour réduire les masques, avec un travail de migration minimal requis par les concepteurs de puces. Nous verrons la production à risque N4 commencer au 4T21 pour une production en volume plus tard en 2022.
La plus grande nouvelle du jour était la divulgation de TSMC sur leur prochain grand saut au-delà de la famille de génération de nœuds de processus N5, qui est le nœud 3nm N3. Nous avons entendu que TSMC avait travaillé sur la définition de ce nœud dès l’année dernière avec des progrès allant bien.
Contrairement au nœud de processus 3nm de Samsung qui fait usage de structures de transistors GAA (Gate-all-around), TSMC va plutôt s’en tenir aux transistors FinFET et s’appuyer sur des « caractéristiques innovantes » pour leur permettre d’atteindre l’échelle de nœud complet que N3 promet d’apporter.
| Améliorations annoncées du PPA des nouvelles technologies de processus Données annoncées lors de conférences téléphoniques, d’événements, points de presse et communiqués de presse |
||||||||
| TSMC | ||||||||
| N7 vs 16FF+ |
N7 vs N10 |
N7P vs N7 |
N7+ vs N7 |
N5 vs N7 |
N5P vs N5 |
N3 vs N5 |
||
| Power | -60% | <-40% | -10% | -15% | -30% | -10% | -25-30% | |
| Performance | +30% | ? | +7% | +10% | +15% | +5% | +10-15% | |
| Aire logique Réduction % (Densité) |
70% | >37% | – | ~17% | 0.55x -45% (1,8x) |
– | 0,58x -42% (1.7x) |
|
| Volume Fabrication |
Q2 2019 | Q2 2020 | 2021 | H2 2022 | ||||
Par rapport à son nœud N5, N3 promet d’améliorer les performances de 10 à 15 % aux mêmes niveaux de puissance, ou de réduire la puissance de 25 à 30 % aux mêmes vitesses de transistor. En outre, TSMC promet une amélioration de la densité de la zone logique de 1,7x, ce qui signifie que nous verrons un facteur d’échelle de 0,58x entre la logique N5 et N3. Ce rétrécissement agressif ne se traduit pas directement à toutes les structures, car la densité de la SRAM est divulguée à seulement obtenir une amélioration de 20%, ce qui signifierait un facteur d’échelle de 0,8x, et les structures analogiques s’échelonnant encore plus mal à 1,1x la densité.
Les conceptions de puces modernes sont très lourdes en SRAM avec un ratio de règle d’or de 70/30 SRAM par rapport au ratio logique, donc au niveau de la puce, le rétrécissement attendu de la matrice ne serait que de ~26% ou moins.
N3 est prévu pour entrer dans la production à risque en 2021 et entrer dans la production en volume au 2H22. Les caractéristiques de processus divulguées par TSMC sur N3 suivraient de près les divulgations de Samsung sur 3GAE en termes de puissance et de performance, mais mèneraient plus considérablement en termes de densité.
Nous publierons un contenu plus détaillé du symposium technologique de TSMC en temps voulu, alors restez à l’écoute pour plus d’informations et de mises à jour.
Lectures associées :
- TSMC : Technologie de processus EUV N7+ en grand volume, 6nm (N6) bientôt
- TSMC annonce des technologies de processus 7nm & 5nm améliorées en termes de performance
- TSMC : La plupart des clients 7nm passeront au 6nm
- TSMC dévoile la technologie de processus 6 nm : 7 nm avec une densité de transistors plus élevée
- L’EUV 5nm de TSMC progresse : PDK, DRM, outils EDA, IP tierce partie prêts
- TSMC : le 7nm représente désormais la plus grande part du chiffre d’affaires
- TSMC : les premières puces EUV 7nm sont sorties, la production à risque 5nm au T2 2019
- TSMC détaille la technologie de processus 5 nm : Mise à l’échelle agressive, mais gains de puissance et de performance minces
.