Quantum tunnelingが問題になり始める。 このような場合、「aswell! 何かがトグルするほど十分ではありませんが、その損失を補うために電力を増加させる必要があるほど十分に失われ、すべてが十分に薄い場合、最大電圧の面で非常に低い上限があるでしょう。 電子が失われ始めると、トランジスタが実際に動作するのに十分な電子数を確保するために電子を増やしますが、失われた電子と追加された電力によって、電力不足で高温のチップになるだけです。 十分小さいリソグラフィーでは、チップを破壊するほどの高電圧をかけずに、損失を補うところまで電圧を上げる方法はないでしょう。 プロセッサを自壊させないためには、クロック速度とトランジスタ数を削減する必要があり、その時点で最新のチップからダウングレードすることになります。 可能ですが、無意味です。
5nm 以下では、おそらく多くの問題が発生するでしょう。どこかの企業がダイシュリンクを行いたい場合、この現象のためにダイシュリンクがより多くの電力を使い、より熱く動作するとしたら、彼らは古いリソグラフィーに固執するだけでしょう? つまり、AMDの7nmが素晴らしく、5nmを試したが、より電力を消費し、より熱くなった場合、5nmで直面している問題に対処する方法を見つけるまで、7nmに固執するだけでしょうか？ Intel が 10nm の良いチップを作ろうとして行き詰っているのと似ています。彼らはこの正確なハードルに直面していませんが、ハードルに直面しており、彼らの 14nm++++++ より良いチップを作ることができないので、14nm+++++++ に固執しているのです
。