Túnel quântico começa a tornar-se um problema. Alguma eletricidade atravessa barreiras se a barreira for suficientemente fina, como aquele GIF em preto e branco naquele link wiki. Não o suficiente para fazer com que alguma coisa se altere, mas o suficiente seria perdido que a energia precisaria ser aumentada para compensar essa perda, e se tudo for fino o suficiente, haverá um teto muito baixo em termos de voltagem máxima. Você começa a perder elétrons, então você sobe os elétrons para ter o suficiente para fazer com que os transistores façam coisas, mas todos os elétrons perdidos e a energia adicional só faz com que você fique com fome de energia e chip quente. Na litografia pequena o suficiente, não haveria maneira de aumentar a voltagem ao ponto de compensar as perdas, sem correr voltagem alta o suficiente para destruir o chip. Para que o processador não se autodestrua, seria necessário cortar a velocidade do relógio e a contagem do transistor e, nesse ponto, seria um downgrade em relação aos chips mais recentes. Possível, mas sem sentido.
Provavelmente veremos muitos problemas a 5nm ou menos – se alguma empresa quiser fazer um die shrink, mas o die shrink usa mais energia e funciona mais quente por causa desse fenômeno, então eles apenas ficariam com sua velha litografia, certo? Quero dizer, se os 7nm da AMD são incríveis, e eles tentam os 5nm, mas são mais famintos de energia e mais quentes, será que eles ficariam apenas com os 7nm até descobrirem como lidar com os problemas que estão enfrentando aos 5nm? Como a Intel está presa tentando fazer um bom chip de 10nm – eles não estão enfrentando esse obstáculo, mas estão enfrentando um obstáculo e não podem fazer um chip melhor do que a sua 14nm++++++++, então eles ficam com 14nm+++++++++++++.