Kvanttitunnelointi alkaa muodostua ongelmaksi. Osa sähköstä ylittää esteet, jos este on tarpeeksi ohut, kuten tuo mustavalkoinen GIF tuossa wikin linkissä. Tarpeeksi ei ylittäisi niin paljon, että mikään menisi päälle, mutta sen verran menetettäisiin, että tehoa täytyisi lisätä tuon menetyksen kompensoimiseksi, ja jos kaikki on tarpeeksi ohutta, maksimijännitteelle tulee hyvin matala katto. Alat menettää elektroneja, joten lisäät elektroneja, jotta sinulla on tarpeeksi, jotta transistorit todella tekevät asioita, mutta kaikki menetetyt elektronit ja lisätty teho tekevät vain virranhimoisesta ja kuumasta sirusta. Riittävän pienellä litografialla ei olisi mitään keinoa nostaa jännitettä niin suureksi, että se kompensoisi häviöt, ilman että jännite nousisi niin korkeaksi, että siru tuhoutuisi. Jotta prosessori ei tuhoutuisi itsestään, kellotaajuutta ja transistorien lukumäärää olisi vähennettävä, ja siinä vaiheessa se olisi huonompi kuin viimeisimmät sirut. Mahdollista, mutta turhaa.
Varmasti tulemme näkemään paljon ongelmia 5nm:llä tai alle – jos joku yritys haluaa tehdä die shrink, mutta die shrink kuluttaa enemmän virtaa ja toimii kuumempana tämän ilmiön takia, niin he vain pysyvät vanhassa litografiassaan, eikö? Tarkoitan, että jos AMD:n 7 nm on loistava ja he kokeilevat 5 nm:ää, mutta se vie enemmän virtaa ja kuumenee, pitäytyisivätkö he vain 7 nm:ssä, kunnes he keksivät, miten ratkaista 5 nm:ssä esiintyvät ongelmat? Vähän samaan tapaan kuin Intel on jumissa yrittäessään tehdä hyvää 10 nm:n sirua – heillä ei ole edessään tätä täsmällistä estettä, mutta heillä on edessään este, eivätkä he pysty tekemään sirua, joka olisi parempi kuin heidän 14 nm:n sirunsa++++++++, joten he pitäytyvät 14 nm:ssä+++++++++++++.