Tunelizarea cuantică începe să devină o problemă. O parte din electricitate traversează barierele dacă bariera este suficient de subțire, precum acel GIF alb-negru de pe acel link wiki. Nu suficient de mult ar traversa pentru a face ca ceva să se comute, dar s-ar pierde suficient de mult încât să fie necesară creșterea puterii pentru a compensa această pierdere, iar dacă totul este suficient de subțire, va exista un plafon foarte mic în ceea ce privește tensiunea maximă. Începeți să pierdeți electroni, așa că creșteți numărul de electroni astfel încât să aveți suficienți pentru a face tranzistorii să facă lucruri, dar toți electronii pierduți și puterea adăugată face ca cipul să fie fierbinte și să aibă nevoie de multă energie. La o litografie suficient de mică, nu există nicio modalitate de a crește tensiunea până la punctul în care să se compenseze pierderile, fără a utiliza o tensiune suficient de mare pentru a distruge cipul. Pentru ca procesorul să nu se autodistrugă, ar trebui să se reducă viteza ceasului și numărul de tranzistori, iar în acest punct, ar fi un downgrade față de cele mai recente cipuri. Posibil, dar fără rost.
Probabil că vom vedea o mulțime de probleme la 5nm sau mai jos – dacă o companie vrea să facă un die shrink, dar die shrink-ul consumă mai multă energie și funcționează mai fierbinte din cauza acestui fenomen, atunci ar rămâne la vechea lor litografie, nu? Adică, dacă tehnologia AMD pe 7nm este uimitoare, iar AMD încearcă pe 5nm, dar consumă mai multă energie și se încălzește mai tare, ar rămâne la 7nm până când își dau seama cum să rezolve problemele cu care se confruntă la 5nm? Cam ca și cum Intel s-a blocat încercând să facă un cip bun pe 10nm – nu se confruntă cu acest obstacol exact, dar se confruntă cu un obstacol și nu pot face un cip mai bun decât cel de 14nm++++++++, așa că rămân la 14nm+++++++++++++.
.