În cadrul Simpozionului tehnologic anual al TSMC, producătorul taiwanez de semiconductoare a detaliat caracteristicile viitorului său nod de procesare de 3nm, precum și a prezentat o foaie de parcurs pentru succesorii de 5nm sub forma nodurilor de procesare N5P și N4.
Începând cu viitorul nod de procesare N5 al TSMC, care reprezintă a 2-a generație a nodului său de procesare deep-ultraviolet (DUV) și extreme-ultraviolet (EUV), după nodul N7+, rar utilizat (folosit, de exemplu, de Kirin 990 SoC). TSMC se află în producție de masă de câteva luni, deoarece ne așteptăm ca în acest moment să se livreze siliciu către clienți, produsele de consum urmând să fie livrate în acest an – SoC-urile de ultimă generație ale Apple fiind probabil primii candidați pentru acest nod.
TSMC detaliază că N5 progresează în prezent cu densități ale defectelor cu un sfert înaintea lui N7, noul nod având randamente mai bune la momentul producției de masă decât ambele noduri majore predecesoare N7 și N10, cu o densitate a defectelor proiectată care se presupune că va continua să se îmbunătățească dincolo de tendințele istorice ale ultimelor două generații.
Funditura pregătește un nou nod N5P care se bazează pe actualul proces N5 care își extinde performanța și eficiența energetică cu un câștig de viteză de 5% și o reducere de 10% a consumului de energie.
Peste N5P, TSMC introduce, de asemenea, nodul N4 care reprezintă o evoluție suplimentară față de procesul N5, utilizând straturi EUV suplimentare pentru a reduce măștile, cu o muncă minimă de migrare necesară pentru proiectanții de cipuri. Vom vedea că producția de risc N4 va începe în 4T21 pentru producția de volum mai târziu în 2022.
Cea mai mare știre de astăzi a fost dezvăluirea TSMC cu privire la următorul mare salt pe care îl vor face dincolo de familia de generații de noduri de proces N5, care este nodul N3 de 3 nm. Am auzit că TSMC a lucrat la definirea nodului încă de anul trecut, progresul decurgând bine.
Contrazicând nodul de procesare de 3nm de la Samsung, care utilizează structuri de tranzistori GAA (Gate-all-around), TSMC va rămâne în schimb cu tranzistori FinFET și se va baza pe „caracteristici inovatoare” pentru a le permite să realizeze scalarea întregului nod pe care N3 promite să o aducă.
| Ambunătățiri anunțate de PPA ale noilor tehnologii de procesare Date anunțate în timpul conferințelor telefonice, evenimentelor, briefinguri de presă și comunicate de presă |
||||||||
| TSMC | ||||||||
| N7 vs 16FF+ |
N7 vs N10 |
N7P vs N7 |
N7+ vs N7 |
N5 vs N7 |
N5P vs N5 |
N5P vs N5 |
N3 vs N5 |
|
| Putere | -60% | <-40% | -10% | -15% | -30% | -10% | -25-30% | |
| Performanță | +30% | ? | +7% | +10% | +15% | +5% | +10-15% | |
| Zona logică Reducere % (Densitate) |
70% | >37% | – |
~17% |
0.55x -45% (1,8x) |
– | 0,58x -42% (1.7x) |
|
| Volumele Fabricare |
Q2 2019 | T2 2020 | 2021 | H2 2022 | ||||
În comparație cu nodul său N5, N3 promite să îmbunătățească performanța cu 10-15% la aceleași niveluri de putere sau să reducă puterea cu 25-30% la aceleași viteze ale tranzistorilor. În plus, TSMC promite o îmbunătățire a densității zonei logice de 1,7x, ceea ce înseamnă că vom asista la un factor de scalare de 0,58x între logica N5 și N3. Această micșorare agresivă nu se traduce în mod direct în toate structurile, deoarece densitatea SRAM este dezvăluită la obținerea unei îmbunătățiri de numai 20%, ceea ce ar însemna un factor de scalare de 0,8x, iar structurile analogice se scalează și mai rău, cu o densitate de 1,1x.
Proiectele moderne de cipuri sunt foarte încărcate cu SRAM, cu un raport de regulă de 70/30 SRAM față de raportul logic, astfel încât, la nivel de cip, micșorarea așteptată a matriței ar fi de numai ~26% sau mai puțin.
N3 este planificat să intre în producția de risc în 2021 și să intre în producția de volum în 2H22. Caracteristicile de procesare dezvăluite de TSMC privind N3 ar urma îndeaproape dezvăluirile Samsung privind 3GAE în ceea ce privește puterea și performanța, dar ar conduce mai considerabil în ceea ce privește densitatea.
Vom publica în timp util un conținut mai detaliat de la Simpozionul tehnologic al TSMC, așa că vă rugăm să rămâneți conectați pentru mai multe informații și actualizări.
Lecturi conexe:
- TSMC: Tehnologia de procesare EUV N7+ în volum mare, 6nm (N6) în curând
- TSMC anunță tehnologii de procesare pe 7nm & 5nm cu performanțe îmbunătățite
- TSMC: Majoritatea clienților pe 7nm vor trece la 6nm
- TSMC dezvăluie tehnologia de procesare pe 6 nm: 7 nm cu o densitate mai mare a tranzistorilor
- TSMC 5nm EUV face progrese: PDK, DRM, instrumente EDA, IP de la terțe părți pregătite
- TSMC: 7nm reprezintă acum cea mai mare parte a veniturilor
- TSMC: Primele cipuri EUV pe 7nm au fost înregistrate, producția de risc pe 5nm în al doilea trimestru din 2019
- TSMC detaliază tehnologia de procesare pe 5 nm: Scalare agresivă, dar câștiguri slabe de putere și performanță